Na konferenci IEEE International Symposium on Circuits and Systems (ISCAS 2026) v Šanghaji představil Huawei „zákon škálování tau (τ)", navrhovaného nástupce Moorova zákona. Místo honby za stále menšími tranzistory přesouvá cíl ke zkracování doby přenosu signálu čipem a celým výpočetním systémem.
Přístup staví na nové 3D architektuře, kterou Huawei nazývá „LogicFolding" a která skládá logické, analogové a paměťové obvody vertikálně namísto rozložení do ploché 2D mřížky. Huawei tvrdí, že to přináší až o 55 % vyšší hustotu tranzistorů a do roku 2031 čipy s hustotou odpovídající procesu 1,4 nm (14 angströmů) — což je způsob, jak obejít EUV litografii, kterou firma nesmí nakupovat.
Pokud cíl vydrží, zúžil by to zaostávání Číny za světovou špičkou ve výrobě na zhruba tři roky z dnešních pěti až sedmi. Huawei uvádí, že na tomto principu už za šest let sériově vyrobil 381 čipů, přičemž vlajkové procesory Mate 90 / Kirin chystané na konec roku 2026 mají být první, které architekturu LogicFolding nasadí.